Программа курса лекций Булева Алгебра. Основные аксиомы и теоремы. Диаграммы Вейча. Карты Карно. Применение при проектировании и анализе работы ЭВМ




Дата канвертавання21.04.2016
Памер44.6 Kb.

Архитектура и эволюция ЭВМ


(2 курс, 3 семестр, 36 часов, экзамен)

ассистент Сергей Валерьевич Дубров

Программа курса лекций

  1. Булева Алгебра. Основные аксиомы и теоремы. Диаграммы Вейча. Карты Карно. Применение при проектировании и анализе работы ЭВМ.

  2. Основные понятия об ЭВМ. Архитектура фон-Неймана, Гарвардская архитектура. Центральный процессор, память, внешние устройства. Понятие шины. Методы адресации памяти (прямая, непосредственная, регистровая, индексная, косвенная и т.д.). Методы доступа к периферийным устройствам.

  3. Логическая организация памяти. Порядок младших/старших байт в многобайтовых словах (low endian, big endian). Страничная, сегментная адресация. Кэш-память, варианты кэш памяти (сквозная запись, с обратной записью). Расслоение физической памяти.

  4. Методы ввода-вывода данных. Программный канал, ввод-вывод по прерываниям, прямой доступ в память.

  5. Архитектура микроЭВМ на базе процессоров 8080/Z80. Строительные "кубики" фирмы Intel. Ограничения микроЭВМ на базе архитектуры 8080. Система команд, методы адресации. Методов адресации процессора 8080, дополнительные возможности процессора Z80. Сравнительный анализ архитектуры микроЭВМ на базе процессоров 8080, Z80 и M6800..

  6. Однокристальные микроЭВМ семейства Intel 8048. Архитектура процессора, организация памяти данных и команд, регистры. Доступ к внешним устройствам. Ограничения. Поколение микроЭВМ улучшенной архитектуры - Intel 8051. Расширение возможностей 8051 (объем памяти, битовая обработка, прерывания, скорость выполнения).

  7. Семейство PDP-11 (LSI-11). История и роль для всей отрасли компьютерной индустрии. Основные особенности PDP-11 – регистры общего назначения, «ортогональная» система команд, стек в ОЗУ. Слово состояния процессора. Асинхронная шина (Unibus и Q-bus). Достоинства и недостатки по сравнению с синхронной шиной, циклы чтения/записи, циклы прерывания, прямого доступа в память. Методы преодоления ограниченного адресного пространства - архитектура диспетчера памяти старших моделей PDP-11 и LSI-11. Предельный объем физической памяти, максимально возможный объем программы. Арифметические команды для чисел формата с плавающей запятой.




  1. Семейство VAX. Супер-мини ЭВМ. Виртуальная память - основа построения мощных многопрограммных систем. Классический пример машины со сложным (CISC) набором команд. Организация физической, логической памяти, прерываний, ввода-вывода. Поддержка арифметики с плавающей запятой. Единица производительности - VUP.

  2. Основные операционные системы семейств PDP-11 и LSI-11 (RT-11, RSX-11, TSX-11). Возможности, определяемые архитектурой ЭВМ (размер задач, количество пользователей, количество подключаемых периферийных устройств). Подкачка/выгрузка программ с диска/на диск в ОЗУ/из ОЗУ (swapping). Основы виртуальной памяти в RSX - путь к системе VAX/VMS.

  3. Архитектура процессора i8086 и ЭВМ на его основе (IBM PC). Регистры, ориентация на экономию памяти. Методы адресации. Шина IBM PC, прерывания, прямой доступ к памяти. Подключение внешних устройств. Диски, флоппи-диски, порт RS232, параллельный порт. Карта памяти. Системный BIOS, BIOS-ы периферийных устройств - назначение и организация. Арифметический сопроцессор i8087, сопряжение с центральным процессором. Очередь команд.

  4. Дальнейшее развитие архитектуры 8086 - процессор 80286. Персональный компьютер на основе 80286 - IBM PC AT. Попытка прорваться через одномегабайтный барьер ОЗУ. Два режима работы - реальный, защищенный. Карта памяти для каждого из них. Неудачные решения, заложенные в архитектуру процессора - барьер для построения надежно работающих операционных систем. Полезная ошибка при работе с сегментом с максимальным адресом. Развитие сегментного доступа к памяти - дескрипторные таблицы. Ограничения на объем сегментов.

  5. Процессоры архитектуры 80386 и 80486. Три режима работы - реальный, защищенный, виртуальный 8086. Преодоление 16-ти разрядного барьера в размере сегментов, комбинация страничных и сегментных способов адресации. Кэш. Бремя совместимости со старыми моделями процессоров. Архитектурные преимущества при работе в системе MS DOS по сравнению с моделями 8086 и 80286. Использование преимуществ 32-х разрядной памяти. Плоская (flat) модель памяти. Многошинная структура современных PC. SCSI-интерфейс для подключения внешних устройств.

  6. Основные операционные системы для машин с архитектурой PC - DOS, Windows, OS/2, Unix. Сетевая система Netware.

  7. Противостояние и постепенное сближение машин с CISC и RISC архитектурой. (Pentium, Pentium Pro, P7 фирмы Intel). Основные представители RISC архитектуры - Alpha (DEC), PA-RISC (Hewlett Packard), SPARC (Sun), Power PC (IBM, Motorola, Apple), R4xxx, R8xxx, R10000 (MIPS Technology).

  8. Архитектура мэйнфрэймов (main frames) на примере классических машин семейства IBM/370. Многопроцессорная архитектура, каналы и автономные процессоры ввода-вывода. Методы адресации операндов, PSW. Поддержка шести видов прерываний - обращение к супервизору, программные, ввода-вывода, внешние, повторного пуска и от схем контроля. Аппаратная поддержка режимов "супервизор" - "задача". Кэш память, расслоение памяти. Концептуальный и действительный порядок выполнения программ. Экологическая ниша классических "больших" ЭВМ в современных условиях.

  9. Архитектура суперЭВМ. Классификация суперЭВМ (векторные, параллельные, SIMD, MIMD т.д.). "Перемалыватели" чисел для массово-параллельных задач (многопроцессорный суперкомпьютер Paragon фирмы Intel). CRAY, роль и влияние на сектор высокопроизводительных машин. Система команд, методы адресации. Использование преимуществ параллельных архитектур (параллельные языки программирования).

Литература





  1. Принципы работы системы IBM/370. П/р Л.Д.Райкова. Москва, "Мир", 1975.

  2. Компьтеры. Справочное руководство в трех томах. П/р Г.Хелмса. Т.1. Москва, "Мир", 1986.

  3. Супер-ЭВМ. Аппаратная и программная реализация. П/р С.Фернбаха. Москва, "Радио и связь", 1991.

  4. Р.Хокни, К.Джессхоуп. Параллельные ЭВМ. Архитектура, программирование и алгоритмы. Моска, "Радио и связь", 1986.

  5. Э.Клингман. Проектирование микропроцессорных систем. Москва, "Мир", 1983 (?).

  6. Э.Клингман. Проектирование специализированных микропроцессорных систем. Москва, "Мир", 1985.

  7. В.В.Сташин, А.В.Урусов, О.Ф.Молокогонцева. Проектирование цифровых устройств на однокристальных микроконтроллерах. Москва, "Энергоатомиздат", 1990.

  8. Мини- и микро ЭВМ семейства "Электроника". Производственное издание. Б.Л.Толстых и др. Москва, "радио и связь", 1987.

  9. М.Сингер. Мини-ЭВМ PDP-11: программирование на языке ассемблера и организация машины. Серия "Математическое обеспечение ЭВМ". Москва, "Мир", 1984.

  10. Центральный процессор М2. ТО и инструкция по эксплуатации. ЦНИИ "Электроника", 1982.

  11. Ю-Чжень Лю, Г.Гибсон. Микропроцессоры семейства 8086/8088. Москва, "Радио и связь", 1987.

  12. С.П.Морс, Д.Д.Алберт. Архитектура микропроцессора 80286. Москва, "Радио и связь", 1990.

  13. ?.?.Григорьев. ?Архитектура микропроцессора 80486, в 4-х томах. ???

  14. П.М.Коуги. Архитектура конвейерных ЭВМ. Москва, "Радио и связь", 1985.

  15. Ч.Кэпс, Р.Стаффорд. VAX: программирование на языке ассемблера и архитектура. Москва, "Радио и связь", 1991.

  16. Г.Майерс. Архитектура современных ЭВМ, в 2-х книгах. Москва, "Мир", 1985.

  17. Э.Таненбаум. Многоуровневая организация ЭВМ. Москва, "Мир", 1979.

  18. Э.Таненбаум. Архитектура компьютера. 4-ое издание. "Питер", 2002


База данных защищена авторским правом ©shkola.of.by 2016
звярнуцца да адміністрацыі

    Галоўная старонка