5ВТ57 По дисциплине: «Микропроцессорные системы»




Дата канвертавання22.04.2016
Памер208.53 Kb.

Трёхгорный технологический институт – филиал Федерального государственного бюджетного образовательного учреждения высшего

профессионального образования «Национальный исследовательский ядерный университет «МИФИ»




Для группы: 5ВТ57

По дисциплине: «Микропроцессорные системы»


3. 16-разрядные микропроцессоры первого поколения.
3.1. Введение.
3.1.1. Отличительные особенности 8-разрядных и 16-разрядных микропроцессоров. Стандартная архитектура 16-разрядного микропроцессора. 16-разрядные микропроцессоры 1-го и 2-го поколения. Чем отличаются 16-р. МП первого и второго поколения? Приведите примеры известных Вам 16-разрядных микропроцессоров 1-го и 2-го поколений.
3.2. Адресное пространство 16-разрядных микропроцессоров.
3.2.1. Разрядность адресной шины 16-разрядных микропроцессоров. Объем адресуемого пространства. Линейная и сегментная адресации. Какой объем основной памяти имеют 16-р. МП первого поколения МС68000, Z8001, 8086? Какова у вышеуказанных МП разрядность адресных шин?

3.2.2. Разрядность адресной шины 16-разрядных микропроцессоров. Объем адресуемого пространства. Модульное представление и сегментация адресного пространства. Какой объем основной памяти имеют 16-р. МП первого поколения МС68000, Z8001, 8086? Какова у вышеуказанных МП разрядность адресных шин?

3.2.3. Формирование адресов в МП Motorola MC68000. Возможно ли, одновременно выполнять вычисления в АЛУ и вычисление адресов в данном МП? Почему? Изобразите, каким образом хранится адрес в данном МП. Какие арифметические операции можно производить над содержимым 2-й группы РОНов данного МП? Почему в МП МС68000 на адресной шине нет сигнала А0?

3.2.4. Формирование адресов в МП Zilog Z8001. Возможно ли, одновременно выполнять вычисления в АЛУ и вычисление адресов в данном МП? Почему? Изобразите, каким образом хранится адрес в данном МП.

3.2.5. Формирование адресов в МП Intel 8086. Возможно ли, одновременно выполнять вычисления в АЛУ и вычисление адресов в данном МП? Почему? Изобразите, каким образом хранится адрес в данном МП.
3.3. Регистровые структуры 16-разрядных микропроцессоров.

3.3.1. Регистровые структуры 16-разрядных микропроцессоров. Для каких целей в некоторых 16-р. МП присутствует два регистра указателя стека?


3.4. Способы адресации 16-разрядных микропроцессоров.
3.4.1. Способы адресации микропроцессора Motorola МС68000. Формирование исполнительного адреса. Структура кодов операций для сложения и передачи данных. Организация стека и очереди с использованием указанных способов адресаций.

3.4.2. Способы адресации микропроцессора Intel 8086. Формирование исполнительного адреса. Структура кодов операций для сложения и передачи данных.

3.4.3. Способы адресации микропроцессора Zilog Z8001. Формирование исполнительного адреса. Структура кодов операций для сложения и передачи данных.
3.5. Поддержка языков высокого уровня средствами микропроцессора.
3.5.1. Обращение к переменным.

3.5.2. Обработка процедур.

3.5.3. Оценка выражения отношения.
3.6. Поддержка операционной системы средствами микропроцессора.
3.6.1. Основные функции операционной системы (ОС). Стандартная конфигурация вычислительной системы с точки зрения программного обеспечения. Приведите примеры известных Вам операционных систем, укажите их особенности и совместимость.

3.6.2. Системный и пользовательский режимы работы микропроцессора. Разделение основной памяти на системную область и область пользователя. Для чего необходимо такое разделение? Какие дополнительные функции необходимы МП для организации двух режимов работы?

3.6.3. Общие вопросы обработки прерываний и специальных прерываний в 16-разрядных универсальных однокристальных микропроцессорах. Что называется прерыванием? Что называется специальным прерыванием? Какая последовательность действий выполняется при выполнении команды системного вызова? Объясните, в чем заключается разница между командами RTE и RET? Что называется привилегированной командой? Приведите примеры привилегированных команд.

3.6.4. Обработка прерываний, структура регистра состояний и режимы работы микропроцессора Motorola МС68000. Специальные прерывания данного микропроцессора. Для каких целей в МП МС68000 имеются 3 вывода FC0, FC1, FC2? В случае приема прерывания, на каких выводах передается комбинация сигналов 111? Какая последовательность действий осуществляется при этом? Каким образом производится выбор вектора прерывания, если ВУ не предоставляет номер вектора? Для чего необходим режим трассировки? Каким образом он работает?

3.6.5. Обработка прерываний, структура регистра состояний и режимы работы микропроцессора Intel 8086. Специальные прерывания данного микропроцессора. Для чего необходим режим трассировки? Каким образом он работает?

3.6.6. Обработка прерываний, структура регистра состояний и режимы работы микропроцессора Zilog Z8001. Специальные прерывания данного микропроцессора. Для каких целей в данном МП имеются 3 вывода ST0, ST1, ST2 ST3? Для чего необходим режим трассировки? Каким образом он работает?


3.7. Средства управления памятью 16-разрядных микропроцессоров.
3.7.1. Каким образом и для каких целей, осуществляется преобразование логического адреса в физический? Какое устройство занимается таким преобразованием? Перечислите основные функции УУОП. Приведите дополнительные функции, которые может выполнять данное устройство.

3.7.2. Каким образом реализуется одна из основных функций Устройства Управления Оперативной Памятью (УУОП) – защита памяти? Какая дополнительная информация необходима для организации такой защиты? С какой целью производится разбиение сегментов на области?

3.7.3. Назначение и функции регистров-дескрипторов сегментов. Какая информация содержится в регистрах-дескрипторах сегментов? Какие способы выбора регистров-дескрипторов сегментов используются в Устройствах Управления Оперативной Памятью (УУОП)?

3.7.4. Приведите пример структурной организации регистров-дескрипторов для Устройства Управления Оперативной Памятью (УУОП) Motorola MC68451 микропроцессора Motorola MC68000. Какая информация содержится в регистрах дескрипторах МС68451? Какое количество регистров-дескрипторов имеется в УУОП МС68451? Каким образом осуществляется формирование физического адреса в УУОП данного микропроцессора? Какая проверка при этом производится? По какой формуле можно определить размер сегмента в МП МС68000?

3.7.5. Приведите пример структурной организации регистров-дескрипторов для Устройства Управления Оперативной Памятью (УУОП) Zilog Z8010 микропроцессора Zilog Z8001. Каким образом осуществляется формирование физического адреса в УУОП данного микропроцессора? Какая проверка при этом производится? Какое количество сегментов можно использовать при работе с одной и двумя УУОП Z8010?
3.8. Структура шин и время выполнения команд 16-разрядных микропроцессоров первого поколения.
3.8.1. Приведите структуры шин известных Вам 16-разрядных универсальных однокристальных микропроцессоров первого поколения. Каково назначение входных/выходных сигналов? Приведите сравнительный анализ времени выполнения арифметических команд известных Вам 16-разрядных универсальных однокристальных микропроцессоров первого поколения.
4. 16-разрядные микропроцессоры второго поколения.
4.1. Поддержка средствами виртуальной памяти.
4.1.1. Объясните понятие «виртуальная память». Как организуется виртуальная память, и для чего её используют? Какие проблемы приходится разрешать при использовании виртуальной памяти, и каким образом находят «сегмент-кандидат» на удаление?

4.1.2. Каким образом организуется замена сегментов в основной памяти? Какие проблемы при этом возникают? Для чего необходимо использование страничной организации памяти, и как она работает?

4.1.3. Какие неприятности возникают при попытке выполнить команду, операнды которой находятся во внешней памяти, при использовании виртуальной организации памяти? Какие способы используют для повторного запуска прерванной команды?

4.1.4. Какие способы повторного запуска прерванной команды, используются в микропроцессорах Motorola MC68010, Intel 80286, Zilog Z8003? Какие действия выполняют процессоры при замене сегмента из основной памяти?


4.2. Мультипрограммный режим.

4.2.1. Каким образом в 16-разрядных микропроцессорах организуется параллельное выполнение задач? Что требуется для одновременного выполнения задач в однопроцессорной микропроцессорной системе?

4.2.3. Понятие состояния задачи. Переход из одного состояния в другое и планирование выполнения задач. Назначение программы управления задачей, её функции. Каким образом осуществляется переключение задач? Что необходимо для реализации функций переключения задач?

4.2.4. Взаимные исключения и семафор. (Привести пример с одновременным выполнением в системы трех независимых задач). Объясните принцип взаимного исключения. Поясните понятие «критическая область». Назначение и функции семафора. Поясните принципы его использования.

4.2.5. Каким образом возможно организовать связи между несколькими, независимо выполняемыми задачами? Приведите примеры осуществления таких связей.
4.3. Управление виртуальной памятью микропроцессора Intel 80286.
4.3.1. Структурная организация и функции Устройства Управления Памятью (УУП). Какие дополнительные регистры имеются в УУП микропроцессора Intel 80286, объясните их назначение. Структура виртуального адреса используемого в микропроцессоре Intel 80286. Объясните процесс вычисления такого адреса.

4.3.2. Разъясните назначение и виды таблиц дескрипторов сегментов. На какие области разделяется все пространство виртуальных адресов микропроцессора Intel 80286, и для чего? Для чего используются дескрипторы сегментов и какая информация в них находится? В какой области памяти хранятся глобальная таблица дескрипторов (ГТД) и локальная таблица дескрипторов (ЛТД)?

4.3.3. Поясните процесс обращения к основной памяти. Каким образом производится обращение к основной памяти при использовании виртуального адреса. Какая информация используется при формировании физического адреса. Объясните процесс формирования физического адреса в микропроцессоре Intel 80286.

4.3.4. Каким образом организуется защита памяти в микропроцессоре Intel 80286? Какая информация используется для организации такой защиты? Для чего в микропроцессоре Intel 80286 используется четыре уровня привилегии? Понятие «текущего уровня привилегии процессора».

4.3.5. Каким образом в микропроцессоре Intel 80286 осуществляется переход на более высокий уровень привилегии? Для чего необходимы вентили вызова и дескрипторы вентилей вызова? Какая информация должна находиться в дескрипторе вентиля вызова? Поясните, для чего она используется.
4.4. Управление мультипрограммным режимом микропроцессора Intel 80286.
4.4.1. Для чего необходимы сегменты состояния задач? Какая информация хранится в сегменте состояния задачи и какое количество сегментов состояния задачи должно присутствовать в системе? В какой области памяти хранятся сегменты состояния задач? Какое количество байт занимает такой сегмент?

4.4.2. Каким образом осуществляется переключение с одной задачи на другую? Поясните действия, которые производятся при переключении на другую задачу. В каких случаях возможно осуществление переключения на другую задачу?

4.4.3. Каким образом в микропроцессоре Intel 80286 организуется связь между задачами? Где хранится информация, необходимая для осуществления такой связи?

4.4.4. Каким образом организована система обработки прерываний в микропроцессоре Intel 80286? Поясните функции и назначение регистра таблицы дескрипторов прерываний. В какой области памяти хранится таблица дескрипторов прерываний? Для чего используются дескрипторы прерываний? Каким образом – осуществляется выбор дескриптора прерывания соответствующего поступившему запросу на обработку прерывания?


4.5. Конвейер.
4.5.1. Объясните, каким образом возможно увеличение пропускной способности функциональных блоков микропроцессорной системы? Какое дополнительное оборудование необходимо ввести в систему для осуществления вышеуказанной цели? Насколько повысится пропускная способность микропроцессорной системы при разбиении функционального блока на несколько более мелких функциональных блоков? За счет чего происходит увеличение пропускной способности такой системы?
4.6. Конвейерная обработка в микропроцессоре Intel 80286.
4.6.1. За счёт чего можно сократить цикл обращения к оперативной памяти? Какое дополнительное оборудование для этого потребуется?

4.6.2. Какое количество блоков имеется в микропроцессоре Intel 80286? Поясните назначение и функции каждого блока. Какие средства используются в микропроцессоре Intel 80286 для осуществления внутри процессорной конвейерной обработки информации? Приведите примеры выполнения команд в микропроцессоре Intel 80286 с использованием внутри процессорной конвейерной обработки информации. Насколько повысится производительность микропроцессорной системы для приведенных примеров?


4.7. Быстродействие микропроцессора.
4.7.1. Расскажите, каким образом определяется частота появления команд и среднее время выполнения команд в современных микропроцессорах. Какие функции выполняет центральный процессор? Приведите примеры работы центрального процессора с указанием циклов шины.

4.7.2. Расскажите о способах повышения быстродействия центрального процессора. Повышение быстродействия путем предварительного считывания команды. Повышение быстродействия за счет использования сложных команд. Приведите примеры работы способов повышения быстродействия центрального процессора с указанием циклов шины. За счёт чего достигается выигрыш в производительности?

4.7.3. Отличия и особенности компьютерных технологий используемых при проектировании микропроцессоров RISC и CISC. Тенденции развития микропроцессорной техники.
5. Конфигурация микропроцессорной системы.
5.1. Сопроцессор.
5.1.1. Подходы к проектированию сопроцессора. Каковы особенности организации процесса выполнения операций в микропроцессорной системе, содержащей сопроцессор? Каким образом производится подключение к шинам центрального процессора арифметического сопроцессора? Какие дополнительные команды позволяют выполнять микропроцессорные системы, содержащие арифметический сопроцессор?

5.1.2. Арифметический сопроцессор. Как производится выполнение команд главным процессором и сопроцессором? Приведите пример структурной организации сопроцессора Intel 8087. На примере данной структурной схемы объясните процесс выполнения операций в сопроцессоре.


5.2. Шинный арбитр микропроцессорной системы.
5.2.1. Интерфейс системной шины. Приведите примеры сопряжения нескольких компьютеров по системной шине. Приведите примеры стандартной структуры интерфейса системной шины. Какие интегральные схемы используются для построения шинного интерфейса?

5.2.2. Назначение арбитра системной шины. Шинный арбитр параллельного действия. Приведите примеры структур интерфейсов с использованием шинного арбитра параллельного действия. Каким образом организуется взаимодействие между “ведущим” и “ведомыми” арбитрами.

5.2.3. Назначение арбитра системной шины. Шинный арбитр последовательного действия. Приведите примеры структур интерфейсов с использованием шинного арбитра последовательного действия. Каким образом организуется взаимодействие между “ведущим” и “ведомыми” арбитрами.

5.2.4. Сбои шинного арбитра. Какова причина возникновения сбоев арбитров шины? Каким образом борются с данными сбоями?

5.2.5. Примеры структуры интерфейса системной шины. Объясните организацию работы интерфейса системной шины выполненного на базе микропроцессора Intel 8086 и взаимодействие устройств, образующих данный интерфейс.
5.3. Системная шина микропроцессорной системы.
5.3.1. Стандартизация системной шины. Приведите примеры известных Вам стандартов системных шин.

6. 32-разрядные микропроцессоры.
6.1. Кэш-память.
6.1.1. Принцип действия кэш-памяти. Что называется кэш-памятью? Что такое – коэффициент эффективности поиска? Каким образом связаны ёмкость кэш-памяти с коэффициентом эффективности поиска?

6.1.2. Структура кэш-памяти. Каким образом осуществляется обмен содержимым между кэш-памятью и основной памятью компьютера? Какая информация содержится в поле управляющих данных? Приведите пример организации кэш-памяти. Каким образом можно добиться ускорения обмена содержимым между кэш-памятью и основной памятью?


6.2. Микропроцессор Motorola MC68020.
6.2.1. Встроенная кэш-память. Приведите пример базовой структуры микропроцессора MC68020 и поясните назначение кэш-памяти в данном микропроцессоре. Приведите пример организации встроенной кэш-памяти для хранения команд микропроцессора Motorola MC68020.

6.2.2. Усовершенствование способов адресации. Поясните принципы использование двойной косвенной адресации в микропроцессоре Motorola MC68020.


6.3. Микропроцессор Zilog Z80000.
6.3.1. Встроенная кэш-память. Приведите пример базовой структуры микропроцессора Zilog Z80000. Объясните, каким образом осуществляется передача данных между микропроцессором и основной памятью, а также внутри микропроцессора. Приведите пример структурной организации встроенной кэш-памяти микропроцессора Zilog Z80000.

6.3.2. Встроенное Устройство Управления Памятью (УУП). Приведите примеры адресов, используемых микропроцессором Zilog Z80000. Каким образом происходит преобразование виртуальных адресов в физические с помощью регистров – дескрипторов страниц, содержащихся в микропроцессоре Zilog Z80000? Поясните метод считывания дескрипторов страниц в микропроцессоре Zilog Z80000. Где хранятся таблицы первого и второго уровней и таблица страниц?


6.4. Программная модель 32-разрядных микропроцессоров Intel.
6.4.1. Регистры микропроцессора. Категории регистров, их структура и назначение.

6.4.2. Организация памяти. Формирование адреса памяти 32-разрядных микропроцессоров в защищённом режиме. Способы адресации памяти. Различия режимов адресации. Использование сегментных регистров при обращении к памяти.

6.4.3. Организация ввода / вывода. Адресация портов внешних устройств. Битовая карта ввода / вывода.

6.4.4. Прерывания и исключения. Типы прерываний от внешних устройств. Типы исключений. Порядок анализа условий обслуживания прерываний и исключений. Прерывания и исключения защищённого режима.

6.4.5. Математический сопроцессор. Регистры математического сопроцессора. Слово состояния сопроцессора. Управляющее слово сопроцессора. Указатели инструкций и данных сопроцессора.

6.4.6. Математический сопроцессор. Исключения сопроцессора. Синхронизация работы сопроцессора с центральным процессором. Интерфейс взаимодействия с основным процессором.

6.4.7. Технология MMX. Новые типы упакованных 64-битных данных. Арифметика с насыщением. Группы новых инструкций. Совмещение инструкций MMX и инструкций FPU. Технология 3DNow!

6.6.8. Типы данных 32-разрадных микропроцессоров.

6.6.9. Система команд 32-разрядных микропроцессоров. Группы команд. Структура команды.
6.5. Защищённый режим 32-разрядных микропроцессоров Intel.
6.5.1. Основные понятия защищённого режима. Формирование линейного адреса в защищённом режиме. Формат селектора. Четырёхуровневая иерархическая система привилегий. Виртуальное пространство адресов задачи.

6.5.2. Регистры-дескрипторы и таблицы дескрипторов. Регистры дескрипторов таблиц дескрипторов. Глобальная таблица дескрипторов. Локальная таблица дескрипторов. Таблица дескрипторов прерываний. Дескрипторы сегментов кода и данных. Типы вентилей. Дескрипторы вентилей.

6.5.3. Привилегии защищённого режима. Текущий уровень привилегии процессора. Привилегии задач. Привилегии дескриптора. Контроль доступа к сегментам данных. Контроль типов и привилегий при передаче управления. Привилегии операций ввода / вывода. Битовая карта разрешения ввода / вывода.

6.5.4. Защита в защищённом режиме. Механизмы защиты. Проверка при загрузке сегментных регистров. Проверка ссылок операндов. Проверка привилегий инструкций. Проверки при передаче управления.

6.5.5. Переключение задач в защищённом режиме. Регистр задачи. Сегмент состояния задачи.

6.5.6. Механизмы защиты на уровне страниц. Атрибуты страниц. Атрибуты защиты страниц. Ошибки при отказе страницы.

6.5.7. Страничное управление памятью в защищённом режиме. Базовый механизм страничной переадресации для страниц размером 4Кбайт. Механизм преобразования линейного адреса в физический. Каталог страниц. Таблица страниц. Структура 32-битных элементов страничного преобразования: PDE (Page Directory Entry), PTE (Page Table Entry).

6.5.8. Страничное управление памятью в защищённом режиме. Механизм страничной переадресации в режиме PSE (Page Size Extension) для страниц размером 4Mбайт. Механизм преобразования линейного адреса в физический. Каталог страниц. Структура 32-битных элементов страничного преобразования: PDE (Page Directory Entry).

6.5.9. Страничное управление памятью в защищённом режиме. Механизм страничной переадресации в режиме PAE (Physical Address Extension) для страниц размером 4Kбайт. Механизм преобразования линейного адреса в физический. Таблица указателей. Каталог страниц. Таблица страниц. Структура 32-битных элементов страничного преобразования: PDE (Page Directory Entry) , PTE (Page Table Entry), PDPTE (строка таблицы указателей на каталоги).

6.5.10. Страничное управление памятью в защищённом режиме. Механизм страничной переадресации в режиме PAE (Physical Address Extension) для страниц размером 2Мбайт. Механизм преобразования линейного адреса в физический. Таблица указателей. Каталог страниц. Таблица страниц. Структура 32-битных элементов страничного преобразования: PDE (Page Directory Entry), PDPTE (строка таблицы указателей на каталоги).

6.5.11. Виртуализация прерываний.

6.5.12. Режим виртуального 8086 (V86 и EV86). Виртуальная машина. Монитор V86. Модель памяти в V86. Проверки защиты в V86. Расширенный режим EV86. Вход в режим V86. Выход из режима V86.

6.5.13. Переключение «реальный – защищённый режим». Переключение микропроцессора в защищённый режим из реального режима. Переключение из защищённого режима в реальный режим.
7. Секционные микропроцессоры.
7.1. Введение.
7.1.1. Идея создания разрядных секций. Основные микропроцессорные комплекты и их функциональный состав. Чем обусловлено более высокое быстродействие секционных микропроцессоров в отличие от однокристальных микропроцессоров?

7.1.2. Структурная схема 16-разрядного микропроцессора на базе Am29116 и Am2910, организация работы вычислительной системы, её функциональные возможности.

7.1.3. Временная диаграмма работы микропроцессорной системы построенной на базе секционных микропроцессоров.

7.1.4. Использование средств автоматизации микропрограммирования секционных микропроцессоров.


7.2. Структура блока управления секционного микропроцессора.
7.2.1. Поясните назначение и функции блока микропрограммного управления секционных микропроцессоров. Приведите примеры блоков микропрограммного управления.

7.2.2. Поясните назначение формирователя последовательности микрокоманд секционных микропроцессоров. Приведите примеры известных Вам формирователей последовательностей. Объясните их структуру, назначение блоков и узлов и организацию работы.

7.2.3. Расскажите об увеличении разрядности формирователей последовательности. Приведите примеры секционного и однокристального 12-разрядных формирователей последовательности фирмы AMD. В чем заключаются их отличия?

7.2.4. Управление считыванием микрокоманд с помощью микрокоманды.

7.2.5. Объясните разницу двух понятий: микропрограмма и микрокоманда. Каким образом протекает процесс выполнения операции в секционных микропроцессорах?
7.3. Структура операционного блока секционного микропроцессора.
7.2.1. Поясните назначение и функции операционного блока секционных микропроцессоров. Приведите примеры операционных блоков секционных микропроцессоров. Чем отличается операционный блок секционных микропроцессоров от аналогичных устройств однокристальных микропроцессоров?

7.2.2. Расскажите об увеличении разрядности операционных блоков секционных микропроцессоров. Приведите примеры секционного и однокристального 16-разрядных операционных блоков фирмы AMD. В чем заключаются их отличия?


7.4. Секционный микропроцессорный комплект серии К589.
7.4.1. Каковы особенности использования микросхем секционного микропроцессорного комплекта серии К589? Состав секционного микропроцессорного комплекта.

7.4.2. Состав секционного микропроцессорного комплекта К589. Центральный Процессорный Элемент (ЦПЭ) БИС К589ИК02. Блок Ускоренных Переносов (БУП) БИС К589ИК03. Структурная схема, система команд. Способы подключения к шинам микропроцессора.

7.4.3. Состав секционного микропроцессорного комплекта К589. Блок Микропрограммного Управления (БМУ) БИС К589ИК01. Блок Приоритетов Прерываний (БПП) БИС К589ИК14. Структурная схема, система команд. Способы подключения к шинам микропроцессора.

7.4.4. Состав секционного микропроцессорного комплекта К589. Назначение интегральных схем: Многорежимного Буферного Регистра (МБР БИС К589ИР12), Шинного Формирователя (ШФ БИС К589АП16), Шинного Формирователя с Инверсией (ШФИ БИС К589АП26), Универсальный Контроллер Синхронизации (УКС БИС К589ХЛ4).


7.5. Секционный микропроцессорный комплект серии К584.
7.5.1. Каковы особенности использования микросхем секционного микропроцессорного комплекта серии К584? Состав секционного микропроцессорного комплекта К584.

7.5.2. Состав секционного микропроцессорного комплекта К584. Центральный Процессорный Элемент (ЦПЭ) БИС К584ВМ1. Структура, система команд. Способы подключения к шинам микропроцессора.

7.5.3. Состав секционного микропроцессорного комплекта К584. Блок Микропрограммного Управления (БМУ) БИС К584ВУ1. Структурная схема. Способы подключения к шинам микропроцессора.
8. 64-разрядные микропроцессоры.
8.1. Микропроцессоры Intel.
8.1.1. Серверные микропроцессоры Intel Xeon. Микропроцессоры Intel Xeon серии 7400. Микропроцессоры Intel Xeon серии 5000. Микропроцессоры Intel Xeon серии 3000. Микропроцессоры Intel Itanium серии 9000.

8.1.2. Микропроцессоры Intel для рабочих станций: элита производительности рабочих станций; микропроцессоры и микропроцессорные технологии для мобильных рабочих станций; микропроцессоры для рабочих станций с производительностью начального уровня.

8.1.3. Микропроцессоры Intel для настольных ПК: семейство Intel Core; семейство Intel Pentium; семейство Intel Celeron.

8.1.4. Микропроцессорные технологии Intel для мобильных ПК: Intel Centrino и Intel Centrino 2.

8.1.5. Микропроцессорная технология vPro для настольных и мобильных ПК.

8.1.6. Микропроцессоры Intel для мобильных ПК: Intel Atom; семейство Intel Celeron; семейство Intel Pentium; семейство Intel Core.


8.2. Микропроцессоры AMD.
8.2.1. Серверные микропроцессоры AMD Opteron. Серия 100. Серия 200. Серия 800. Экономичные (Low-power) серии микропроцессоров AMD Opteron HE и EE.

8.2.2. Микропроцессоры AMD Athlon 64 FX.

8.2.3. Микропроцессоры AMD Athlon 64 X2.

8.2.4. Микропроцессоры AMD Athlon 64.

8.2.5. Микропроцессоры AMD Semptron.

8.2.6. Микропроцессоры AMD Turion 64.

8.2.7. Микропроцессоры AMD Mobile Athlon 64 DTR.

8.2.8. Микропроцессоры AMD Mobile Athlon 64.

8.2.9. Микропроцессоры AMD Mobile Semptron.
9. Многопроцессорные и многомашинные ВС
9.1. Классификация многопроцессорных и многомашинных ВС.
9.1.1. Классификация многопроцессорных и многомашинных вычислительных систем на основе числа потоков команд и потоков данных, предложенная М.Флинном.

9.1.2. Классификация многопроцессорных и многомашинных вычислительных систем на основе степени разделения вычислительных ресурсов системы. Структура системы с симметричной мультипроцессорной обработкой (SMP). Организация работы SMP-системы. Достоинства и недостатки SMP-систем. Сравните SMP- и NUMA-системы.

9.1.3. Классификация многопроцессорных и многомашинных вычислительных систем на основе степени разделения вычислительных ресурсов системы. Структура системы, построенной по технологии неоднородного доступа к памяти (NUMA-система). Структура узла NUMA-системы. Организация работы NUMA-системы. Достоинства и недостатки NUMA-систем. Сравните SMP- и NUMA-системы.

9.1.4. Классификация многопроцессорных и многомашинных вычислительных систем на основе степени разделения вычислительных ресурсов системы. Структура кластера. Организация работы кластера. Достоинства и недостатки кластеров. Сравните кластеры и MPP-системы.

9.1.5. Классификация многопроцессорных и многомашинных вычислительных систем на основе степени разделения вычислительных ресурсов системы. Структура систем вычислений с массовым параллелизмом (MPP). Организация работы MPP-системы. Достоинства и недостатки MPP-систем. Сравните кластеры и MPP-системы.
9.2. Транспьютеры.
9.2.1. История создания. Что такое транспьютеры? Структура транспьютера. Структуры многопроцессорных систем на базе транспьютеров. Язык Occam. Основные характеристики этого языка. Идеи направленные на повышение вычислительной мощности, реализованные в транспьютерах. Для каких целей они использовались? Каковы их основные характеристики? Почему транспьютеры были вытеснены современными процессорами?
9.3. Многонитевая архитектура микропроцессоров
9.3.1. Чем определяются основные направления развития архитектур современных микропроцессоров универсального назначения? Какими путями можно повысить производительность современного МП? Чем отличаются RISC- и CISC-системы? Что такое IPC? Каков его показатель для современных процессоров? Почему увеличение пиковой производительности на уровне суперскалярного параллелизма не приводит к гигантскому уровню производительности? Расскажите о мультипроцессировании на уровне микросхем. Расскажите об использовании сверхбольших командных слов для достижения высокого уровня IPC. Архитектура IA-64. Расскажите о программировании с высоким уровнем параллелизма на уровне команд (ILP). Расскажите о параллелизме на уровне нитей TLP (Thread Level Parallelism).

9.3.2. Основы многонитевой архитектуры МТА (MultiThreading Architecture). Расскажите о параллелизме на уровне нитей TLP (Thread Level Parallelism). Расскажите об известных Вам типах TLP (грубозернистый, тонкозернистый, SMT-Simultaneous Multi-Threading).

9.3.3. SMT (Simultaneous Multi-Threading): проект Alpha 21464 (EV8) компании Compaq. Расскажите о микроархитектуре процессора EV8.

9.3.4. Расскажите об архитектуре МТА (MultiThreading Architecture) от компании Intel. Насколько увеличивается площадь кристалла при добавлении возможностей SMT? Расскажите о технологии Hyper-Treading от компании Intel.

9.3.5. Спекулятивные предвычисления. Расскажите о совместимости основных подходов – SMT, CMT, EPIC.
10. Перспективы развития
10.1. Перспективные пути развития процессоров
10.1.1. Расскажите об основных целях развития микропроцессоров.

10.1.2. Расскажите об ограничениях, которые накладываются на микропроцессоры.

10.1.3. Оцените существующие современные подходы построения микропроцессоров.

10.1.4. Расскажите о разработках микропроцессорной системы с гибкой логикой. Который разрабатывается в Санкт-Петербургском институте информатики и автоматизации под руководством проф. В.А.Торгашева.

10.1.5. Расскажите о существующих сегодня технологических процессах изготовления микропроцессоров. Что сдерживает уменьшение размеров технологических процессов изготовления микропроцессоров?

10.1.6. Какой совет на будущее даёт программистам ведущий инженер компании Intel Энвар Галум (Anwar Ghuloum)? Какое количество ядер в ближайшем будущем возможно будут содержать процессоры Intel?




8:5822.04.16 Список вопросов по дисциплине: «Микропроцессорные системы» Страниц: Страница №




База данных защищена авторским правом ©shkola.of.by 2016
звярнуцца да адміністрацыі

    Галоўная старонка